１. LTspiceの使い方
２．低電力化設計技術の必要性
３．低電力化対策概要
４．低電力化設計技術
MTCMOS, マルチVdd、クロックゲート、DVFS、AVFS、パワーゲート、VTCMOS、その他
付録 低電力化プロセス技術、その他
５. 低電力化実験のための予備設計
（１）評価基板の理解
（２）回路ブロックの実装
６. 低電力化設計の実習
（１）回路構造と消費電力との関係の理解
（２）低消費電力化の設計
（３）上記設計の実装と評価
（４）FPGA特有の低電力化手法
７. まとめ
（１）全体的な講評及び確認・評価
≪担当予定講師≫
サクセスインターナショナル株式会社 LSI設計技術部長 小川 公裕、代表取締役社長 逸見 文明
コース番号 T0571 実習で学ぶLSIの低電力化の勘どころ
訓練日程
9/26(木)～9/27(金)
実施時間帯
10:00～16:45（昼休憩45分）
総訓練時間
12時間
受講料
22,000円
定員
12名
対象者
～ポータブル機器で必須技術の低電力化手法について学びます～
LSIなどの半導体デバイス設計技術者及び開発技術者、バッテリ動作の電子装置開発者
≪訓練内容の概要≫
LSIの微細化、大規模化に伴い、その低消費電力化はますます重要になっています。本コースでは半導体プロセス技術での対策、LSIの設計技術での対策等の基礎知識を学び、シミュレ?ションで効果を確認します。また実際の回路をハードウエア内（FPGA）に実装し、電力削減の設計の仕組みを体験を通して習得します。
≪前提知識≫
Verilog-HDL設計についての知識があることが望ましい。
LSIなどの半導体デバイス設計技術者及び開発技術者、バッテリ動作の電子装置開発者
≪訓練内容の概要≫
LSIの微細化、大規模化に伴い、その低消費電力化はますます重要になっています。本コースでは半導体プロセス技術での対策、LSIの設計技術での対策等の基礎知識を学び、シミュレ?ションで効果を確認します。また実際の回路をハードウエア内（FPGA）に実装し、電力削減の設計の仕組みを体験を通して習得します。
≪前提知識≫
Verilog-HDL設計についての知識があることが望ましい。
訓練内容
使用機器・教材
関数電卓、論理合成ツール、FPGAボード
持参品・服装
実施場所
高度ポリテクセンター
備考
お申込みはこちら